NAND Flash 3D堆叠技术深度解析
📚 共计 30 章节
01
3D NAND Flash概述
从平面到立体的革命,为什么需要3D堆叠,3D NAND相比2D NAND的核心优势。
基础
概念
02
电荷俘获型(CTF)存储单元
CTF结构详解,ONO叠层与多晶硅沟道。
工艺
核心
03
高深宽比刻蚀(HAR)技术
从几十层到几百层的刻蚀挑战与解决方案。
刻蚀
3D
04
阶梯结构与字线接触孔
Staircase工艺与WL Contact细节。
工艺
互连
05
替代栅极(Replacement Gate)
金属字线工艺与集成方案。
金属
RG
06
浮栅 vs 电荷俘获型
传统浮栅与CTF架构全面对比。
架构
对比
07
BiCS架构详解
从BiCS1到BiCS8的演进与Bit Cost Scalable。
BiCS
演进
08
P-BiCS与Pipe-BiCS
U型沟道与垂直沟道架构。
变体
沟道
09
SMArtEC / VG-NAND
水平沟道方案与创新架构。
水平
VG
10
三星V-NAND架构
从V1到V8的迭代与技术细节。
三星
V-NAND
11
长江存储Xtacking
晶圆键合与外围电路分离技术。
Xtacking
键合
12
英特尔/美光CuA架构
CMOS under Array,外围电路下置。
CuA
CMOS
13
编程机制(Program)
FN隧穿与增量步进脉冲编程(ISPP)。
编程
FN
14
擦除机制(Erase)
沟道GIDL辅助擦除原理。
擦除
GIDL
15
读取机制(Read)
字线电压偏置与读取干扰。
读取
干扰
16
多级存储技术
SLC/MLC/TLC/QLC/PLC原理与对比。
多级
密度
17
编程/读取干扰抑制
干扰机制与先进抑制技术。
可靠性
干扰
18
数据保持与电荷损失
保持特性与电荷损失机制分析。
保持
电荷
19
层数与存储密度演进
Stack Layer与密度趋势。
密度
层数
20
I/O速率与Toggle DDR
Toggle DDR接口标准与演进。
接口
DDR
21
平面密度与位密度
Areal Density / Bit Density详解。
密度
指标
22
读写延迟与吞吐量
延迟分析及编程吞吐量。
性能
延迟
23
耐久性与数据保持权衡
Endurance vs Retention 优化。
耐久
保持
24
单元间干扰与耦合
Cell-to-Cell Interference 与耦合效应。
干扰
耦合
25
多晶硅陷阱态与RTN
沟道陷阱态与随机电报噪声。
噪声
陷阱
26
温度效应与热载流子
温度影响及热载流子注入。
温度
热载流子
27
ECC纠错与LDPC码
LDPC在3D NAND中的应用。
ECC
LDPC
28
300+层与混合键合
Hybrid Bonding与多晶圆堆叠。
未来
键合
29
FeFET与3D NAND融合
新型存储材料与铁电存储器。
FeFET
新材料
30
计算型存储与存算一体
Computational Storage与存算一体架构。
存算一体
未来